什么是CAS延迟？DDR5延迟详解

购买DRAM时，你会看到关于其时序的信息，例如34-42-42-96或40-40-40-77。这些数字代表DRAM套件的延迟，这些设置存储在内存条上一个名为SPD（串行存在检测）的芯片中，因此你可能会同时看到这些字母。 通常只有第一个数字会被标注为“C”、“CL”或“CAS”，但CAS延迟究竟是什么意思？DRAM套件的CAS延迟对其性能又有什么影响？

DRAM 模块的 CAS（列地址选通或信号）延迟是指该模块访问其某列中的特定数据集并将其提供给输出端所需的“时钟周期”数。

从更通俗的角度来说，这就是DRAM响应CPU请求并输出数据所需的时钟周期数。例如，CAS延迟为34的DRAM套件需要34个RAM时钟周期才能完成这项任务。在DRAM频率相同的情况下，CAS延迟越低，完成该任务的速度就越快。

虽然DRAM的频率能告诉你它每秒能完成多少兆次传输（1,000,000次数据传输），但（仅供参考，DDR5-7200内存模块每秒可完成7,200兆次传输）。

如前所述，CAS延迟指的是RAM发送数据所需的总时钟周期数，但若要更准确地了解该DRAM的整体延迟，还应考虑每个时钟周期的持续时间。

虽然DDR5内存比DDR4更新，存储密度和能效也更高，但其CAS延迟往往更大。DDR4的CAS延迟通常为16，而DDR5的CAS延迟至少为32。不过，由于时钟频率更高，这一新标准在整体性能上更胜一筹。

幸运的是，CORSAIR 生产的DDR4和DDR5 内存几乎涵盖了您可能需要的所有容量和速度组合。如果您需要一些建议，我们的内存兼容性检测工具可以为您指明方向。

这些数字所表示的操作如下：CL-tRCD-tRP-tRAS-CMD。要理解这些操作，请记住，内存的内部结构是一个矩阵。数据就存储在行与列的交点处。

• CL：CAS延迟。指处理器向内存请求数据到数据返回之间所需的时钟周期数。
• tRCD：行地址信号（RAS）到列地址信号（CAS）的延迟。指从行地址信号（RAS）激活到存储数据的列地址信号（CAS）激活之间所需的时钟周期数。
• tRP：RAS预充电。从禁用对某行数据的访问到开始访问另一行数据之间所需的周期数。
• tRAS：有效信号到预充电延迟。指内存必须等待多长时间，才能发起下一次内存访问请求。
• CMD：命令速率。指从存储器芯片被激活到可以向其发送第一个命令之间所需的时间。有时该数值不会被公布。通常为 T1（1 个时钟周期）或 T2（2 个时钟周期）。

如果你想找性能最佳的内存，就需要选择频率高、CAS值和时序较低的内存。

每一代CPU都有其最适合的内存频率区间，在此范围内，选择CAS值更低的内存套装，就能为特定的CPU找到最合适的内存。

对于希望充分发挥所有硬件性能的用户来说，您应选择频率最高、CAS值最低的内存套件。欢迎访问我们的网店，选购种类繁多的DDR4和DDR5内存，它们具备各种时序和延迟参数。